H.264 IP core（純FPGA）解決方案
H.264視頻編解碼是一個(gè)數(shù)字視頻壓縮標(biāo)準(zhǔn)，由VCEG(ITU-T Video Coding Experts Group)和MPEG(ISO/IEC Moving Picture Experts Group)聯(lián)合組成的JVT(Joint Video Team)于2003年3月正式發(fā)布。H.264標(biāo)準(zhǔn)的主要目標(biāo)就是在同等保真條件下，提高編碼效率。這是一對(duì)矛盾，既然要求圖像不失真，則圖像傳輸?shù)谋忍財(cái)?shù)就大，在網(wǎng)絡(luò)帶寬一定的情況下，圖像信號(hào)傳輸?shù)乃俣染涂�，因此，只有提高編碼效率才能實(shí)現(xiàn)。
1.支持各種分辨率
視頻分辨率配置靈活，可支持分辨率由FPGA的面積和資源而定，通過(guò)多個(gè)core的并行處理，可以很容易的支持諸如4K等高分辨率，單core支持的分辨率為1080P。并且支持各種非標(biāo)分辨率，例如1024*1024等（為了兼容行業(yè)標(biāo)準(zhǔn)，分辨率一般為32的倍數(shù)，如分辨率不能為32的倍數(shù)，需要補(bǔ)齊為32的倍數(shù)）
2.支持各種幀率
幀率由分辨率所決定，單核可以支持1080P/30fps，720P/60fps，但可以通過(guò)多個(gè)核并行工作來(lái)支持更高幀率和分辨率，例如雙核即可支持1080P/60fps，并且?guī)释耆接谇岸说牟杉O(shè)備。
3.編解碼延遲低
在1080P/30fps的情況下，編碼的延遲在30ms以下，解碼的延遲在30ms以下，由編碼，傳輸碼流，到解碼，所組成的完整過(guò)程中，延時(shí)為70ms左右。并可通過(guò)優(yōu)化（例如32行即可開(kāi)始編碼）將幀生成時(shí)間和編碼延時(shí)盡可能的重疊，以此進(jìn)一步的降低延遲。
4.占用FPGA資源小
單核所占的資源中，LUT占用最多，大概為29000多個(gè)，其他的資源在占用率方面，均比LUT占比小。
5.碼率控制靈活
針對(duì)特殊場(chǎng)景，例如帶寬受限時(shí)，可以通過(guò)動(dòng)態(tài)調(diào)整QP值（圖像質(zhì)量），將碼流控制在要求的帶寬之下。反之在帶寬并不是決定性因素的時(shí)候，可以穩(wěn)定QP值（圖像質(zhì)量）,以達(dá)到較好的圖像質(zhì)量
6.超長(zhǎng)GOP支持
可以256幀才編碼一個(gè)I frame，削減碼流帶寬高峰，仍保持優(yōu)秀的容錯(cuò)性
7.訂制性強(qiáng)
可根據(jù)實(shí)際需求優(yōu)化代碼，提供例如局部QP（圖像質(zhì)量）增強(qiáng)等定制化的修改。
